当前位置: 首页 > 采购需求

高能效十万亿次众核DSP体系结构关键技术-31513010102-信息系统2018预研

发布时间:2018-08-31 对接截止时间:2018-09-12 点击数:0 已对接企业数量:
功能用途

主要指标

研究方向:以“十万亿次计算”和“高能效”为目标,开展同构众核DSP体系结构关键技术研究,突破能效比达50GFlops/W以上的32位通用DSP关键技术,高能效DSP内核逻辑设计技术。研究低功耗片上分布式共享存储结构和Cache机制,高能效可扩展互连网络,全局功耗控制方案与策略等。研制出众核可编程DSP芯片样片,并具备配套的C程序开发环境,面向典型应用完成芯片的演示验证。
牵引性指标:(1)形成众核DSP IP核,单核主频1GHz以上,指令并行度6以上,核心数500以上,单精度浮点运算性能达10TFLOPS以上,16位乘加运算性能20 TMAC以上;(2)众核DSP芯片样片主频1GHz以上,核心数100以上,片上存储容量16MB以上,单精度浮点运算性能达2TFLOPS以上,16位乘加运算性能4TMAC以上,片上高速DDR4接口,存储带宽6.4GBps,功耗40W以内,能效比达50GFlops/W以上;(3)集成开发环境支持C编译和调试;(4)技术成熟度5级。
进度要求:2018~2020年。
成果形式:样品、研究报告、论文、专利等。
最大支持单位数:1,每家单位经费限额:1300万元。

上一篇: 没有了
声明:本内容由军队相关单位提供,任何媒体、互联网站和商业机构不得擅自转载。
var cnzz_protocol = (("https:" == document.location.protocol) ? " https://" : " http://");document.write(unescape("%3Cspan id='cnzz_stat_icon_1254143054'%3E%3C/span%3E%3Cscript src='" + cnzz_protocol + "s11.cnzz.com/z_stat.php%3Fid%3D1254143054' type='text/javascript'%3E%3C/script%3E"));